高速パケットスイッチングアーキテクチャに関する研究

ネットワークにおけるボトルネックはルータにも存在する。特にネットワーク回線の高速化に伴い、ルータにおける処理ボトルネックが緊急を要する解決課題のひとつになっている。一方で、ネットワークサービスの多様化に伴って、単純なパケットフォワーディングの高速化にとどまらず、多種多様なサービスを考慮したパケット処理がルータに要求されるようになっている。本研究テーマでは、サービスの多様化に追随しうる高速パケットスイッチングアーキテクチャに関する研究に取り組んでいる。

高速ルータにおけるIPトラヒック分析と適用例に関する研究

近年の急速なインターネットの普及と、マルチメディアアプリケーションの増加によって、より高速かつ高帯域なネットワークインフラの構築が要求されている。それに従い、今後は中継装置 (ルータ) など、回線容量以外の要素がネットワーク性能を大きく左右すると考えられる。このため、近年高速ルータに関する研究が行われているが、期待される効果を得るためには適切なパラメータ設定が不可欠となる。このため、論文[1]、[2]、[3]、[4]、[5]では、インターネットのトラヒック特性を考慮した高速ルータに関する検討として、MPLS (Multi Protocol Label Switching) のパラメータ設定手法について検討を行なった。まず、トラヒックモニタを用いたトレースデータの収集及びフロー特性の統計分析手法を示し、分析結果によってパケット数分布やフロー継続時間分布などは、すその部分の大きな分布モデルが適合することを明らかにした。さらに、分析結果を考慮した MPLS のパラメータ設定によって、ハードウェア資源の有効利用が行なわれ、パケット処理遅延が軽減されることを示した。また、アプリケーションによる集約を行なったフローについても同様に適用できることを明らかにし、集約による効果について検証を行った。

[関連発表論文]

  1. 阿多信吾, 村田正幸, 宮原秀夫, "高速ルータ上におけるIPトラヒック分析と適用例に関する検討," 情報処理学会 高品質インターネット研究会, May 1999. [PDF]

  2. Shingo Ata, Masayuki Murata and Hideo Miyahara, "Analysis of network traffic and its application to design of high-speed routers," in Proceedings of ITC-CSCC '99 , pp.788-791, July 1999. [PDF]

  3. Shingo Ata, Masayuki Murata and Hideo Miyahara, "Analysis of network traffic and its application to design of high-speed routers," in Proceedings of SPIE Symposium on Internet II: Quality of Service and Future Directions , pp.423-433, September 1999. [PDF]

  4. Shingo Ata, Masayuki Murata and Hideo Miyahara, "Analysis of network traffic and its application to design of high-speed routers," to appear in IEICE Transactions on Information and Systems (D-I) , May 2000. [PDF]

  5. Shingo Ata, "Studies on effective data transfer mechanisms for future high-speed networks," Ph.D Thesis, Osaka University, March 2000. [PDF]

ポリシーベースルーティングのための効率的なキャッシュメモリ構成に関する研究

近年の急速なインターネットの普及と、動画像転送などのマルチメディアアプリケーションの増加によって、より高速なネットワークインフラの構築が要求されている。また一方では、混在するさまざまなアプリケーショントラヒックを適切に処理するためには、単にパケットを送出するだけでなく公平性、トラヒック特性を考慮した制御が不可欠である。このような背景から、IP ルータおいてもポリシーサービスに対する要求が高まっている。そこで論文[6]、[7]、[8]では、高速 IP ルータにおいてポリシーサービスを提供するためのフロー識別を行なうために、一般的に入手可能な CPU およびメモリを用いた検索アルゴリズムを提案した。また、アルゴリズムを実現するサイクル数やメモリアクセス時間等を考慮したパケット処理能力の導出を行い、メモリ利用効率の改善について検討した。さらに、シミュレーションによってキャッシュメモリのパラメータによる効果を明らかにした。

[関連発表論文]

  1. 阿多信吾, 村田正幸, 宮原秀夫, "IPルータにおけるポリシーサービス提供のための効率的なキャッシュ構成法," 電子情報通信学会技術研究報告 (CQ99-155), pp.43-48, February 2000. [PDF]

  2. 阿多信吾, 村田正幸, 宮原秀夫, "IPルータにおけるポリシーサービス提供のための効率的なキャッシュ構成法," 電子情報通信学会全国総合大会 (発表予定), March 2000. [PDF]

  3. Shingo Ata, Masayuki Murata and Hideo Miyahara, "Efficient cache structures of IP routers to provide policy-based services," submitted to IEEE ATM Workshop 2000 , February 2000. [PDF]